6ステージで命令の実行制御が行われる処理装置の場合、最後の2ステージは順に、”命令の実行”と”演算結果の格納”である。最初の4ステージの処理a〜dを、実行順に並べたものはどれか。
a オペランドのアドレス計算
b オペランドのフェッチ
c デコード
d 命令フェッチ
ア a→b→c→d
イ a→c→b→d
ウ b→a→d→c
エ c→d→a→b
オ d→c→a→b
| サイクル | ステージ |
|---|---|
| 命令の取り出し (Fetch：フェッチ) |
1.主記憶から命令を取り出す（命令フェッチ） |
| 命令の実行 (Execution：イグゼキューション) |
2.取り出された命令の解読（デコード）する |
| 3.命令のオペランド部より主記憶上の実行アドレスを計算する | |
| 4.計算された実行アドレスともとに主記憶からデータを取り出す（オペランドフェッチ） | |
| 5.機械語命令の命令コード部の指示により命令を実行する | |
| 6.演算結果を主記憶等へ格納する |
1999/08/15
CPUと主記憶装置の間に置かれるキャッシュメモリにおいて、主記憶装置上にあるブロックを、キャッシュメモリ上の数個の特定のブロックと対応付けるマッピング方式はどれか。
ア セットアソシアティブ方式
イ ダイレクトマッピング方式
ウ フルアソシアティブ方式
エ ライトスルー方式
| ダイレクトマッピング方式 | 主記憶のあるブロックが、キャッシュメモリの特定のブロックに対応する方式。他の方法と比べるとハードウェアが簡単でアクセス時間も短くできるが、メインメモリとキャッシュメモリが多対1の対応となるため、ヒット率が低下する可能性がある。1ウェイセットアソシアティブに相当する。 |
|---|---|
| セットアソシアティブ方式 | 主記憶のあるブロックが、キャッシュメモリの複数のブロックに対応する方式。メインメモリに対応するキャッシュのブロックの集まりをセットと呼ぶ。一つのメインメモリのブロックが、二つのキャッシュメモリのブロックに対応する場合、2ウェイセットアソシアティブと呼ぶ。実際には2ウェイまたは4ウェイのセットアソシアティブが主流である。 |
| フルアソシアティブ方式 | 主記憶のブロックは、キャッシュメモリのすべてのブロックと対応する方式。キャッシュとメインメモリの対応は最も柔軟であるが、アクセス時間が長くなる。セット数1のセットアソシアティブに相当する。 |
| ライトスルー方式 | キャッシュメモリに書き込むのと同時に、メインメモリにも書き込む。書き込み時にキャッシュの効果は期待できないが、キャッシュメモリとメインメモリの内容は常に同一となる。 |
|---|---|
| ライトバック方式 | キャッシュメモリだけに書き込む。書き込みの速度は向上するが、キャッシュメモリとメインメモリの整合性が崩れる可能性がある。一定期間ごとにキャッシュメモリの内容をメインメモリに出力する必要がある。 |
1999/08/06
CISCとRISCを比較して、RISCの特徴として誤っているものはどれか。
ア 効率のよいプログラムを生成するには、コンパイラがより重要な要素になる。
イ 処理装置の仕組みが単純になるので、すべての命令の実行をワイヤードロジック制御で実現できる。
ウ 複数の命令を並列に処理するパイプライン制御の実現により適している。
エ 命令の長さや実行時間が、どの命令についても同じになるように設計される。
オ 命令は使用頻度の高いものに限定されているので、同じ機能をより少ないステップ数でプログラミングできる。
| 特徴 | |
|---|---|
| ワイヤードロジック方式 | ･素子間の配線によって実現。 ･（上手な設計をすれば）高速処理を実現できる。 ･設計が大変。修正が困難。 |
| マイクロプログラム方式 | ･マイクロプログラムをCPU内の制御記憶（CS）という特別な記憶装置に格納。 ･機械語命令をマイクロプログラムで解釈し実行する。 ･設計が容易。 ･機能変更が容易で、拡張性もある。 ･マイクロ命令の操作方法：水平型マイクロコード･垂直型マイクロコード |
| 水平型マイクロコード | 垂直型マイクロコード | |
|---|---|---|
| 制御信号の生成 | 即時に生成 | 命令を解読し、その命令に対応して生成 |
| 命令語長 | 制御信号が増えると長くなる | 短い |
| 制御記憶の容量 | 多くなる可能性有り | 少ない |
| 実行に必要なクロック数 | 1クロック | 複数クロック |
| 速度 | 早い | 遅い |
RISCの特徴
1999/07/29
半導体素子に関する次の記述のうち、正しいもはどれか。
ア DRAMは、フリップフロップで構成されており、一度書き込んだデータは電源を切るまで保持される。
イ PROMは、不揮発性で読取専用のメモリである。IPLなどの変更する必要のないプログラムを格納するために用いられる。工場出荷時にメモリの内容は書き込まれており、ユーザは内容を変更できない。
ウ SRAMは、トランジスタとそれに付随するキャパシタからなる。データはこのキャパシタに電荷として蓄えられる。電荷は時間の経過とともに放電され消失するので、定期的に再書き込み（リフレッシュ）を行いデータを保持する必要がある。
エ バイポーラ型RAMは、記憶素子としては比較的集積度が低く消費電力が大きいが、高速性を生かしてレジスタやキャッシュメモリに利用される。
オ マスクROMは、工場出荷時にはメモリの内容は書き込まれておらず、ユーザがその内容を書き込むことができる。一度だけ書き込みができるものと、データを消して書き込みができるものがある。
| バイポーラ型 | 高速、消費電力大、低密度 |
|---|---|
| MOS型 （ユニポーラ型） |
低速、消費電力小、高密度 |
MOS型にはさらにCMOS型（Complementary MOS）があり、消費電力が非常に小さく大規模な集積が可能である。
| SRAM | 揮発性、集積度低い フリップフロップ回路使用 少容量、高速、高価、消費電力大（特にバイポーラ型） |
レジスタ キャッシュメモリ |
|---|---|---|
| DRAM | 一定時間ごとに書きなおしが必要（リフレッシュ） 集積度高い 大容量、中低速、安価、消費電力小（MOS型） |
主記憶 |
| マスクROM | 工場出荷時に情報が書き込まれている |
|---|---|
| PROM （programmable ROM） |
利用者が書き込みできる |
| EPROM （electrically alterable ROM） |
一度書き込んだ情報を、紫外線の照射もしくは、 高電圧で元に戻し、再度情報の書き込みができる |
1999/07/19